전자회로

다음 회로에서 가변저항이 0 [Ω]에서 3R [Ω]까지 변화할 때, 전압이득$({\mathrm{A}}_{\mathrm{V}}=\frac{{\mathrm{V}}_{\text{out}}}{{\mathrm{V}}_{\text{in}}})$의 범위는? (단, 연산증폭기는 이상적이다)

다음 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

다음 진리표를 간소하게 표현한 논리식은?

다음 NAND 게이트로 구성된 논리회로와 같은 출력값(Y)을 갖는 논리 게이트는?

그림과 같은 신호 A, B, C를 어떤 게이트에 입력할 때, 출력 Y의 파형을 갖는 3－입력 논리 게이트는?

다음 선형곱셈기와 연산증폭기로 이루어진 변조 회로에 3개의 전압(${\text{rmV}}_{\text{in1}}$, ${\text{rmV}}_{\text{in2}}$, ${\text{rmV}}_{\text{in3}}$)을 입력할 때, 이에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

다음 회로는 MOSFET를 이용한 공통 소스(common－source) 증폭기이다. 증폭기의 직류 드레인 전류(${\text{rmI}}_D$) [mA]와 전압이득$({\mathrm{A}}_{\mathrm{V}}=\frac{{\mathrm{V}}_{\text{out}}}{{\mathrm{V}}_{\text{in}}})$을 바르게 연결한 것은? (단, ${\text{rmV}}_{\text{GS}}$ ＝ 4 [V]일 때 ${\text{rmI}}_D(\text{on})$ ＝ 10 [mA]이고, 문턱전압 ${\mathrm{V}}_{\text{TH}}$ ＝ 2 [V]이다. 또한, 트랜지스터의 채널 길이 변조와 바디 효과는 무시한다)

$\text{under}{I}_D$ $\text{rmunder}{A}_V$

다음 회로에 대한 설명으로 옳은 것은? (단, 트랜지스터의 전류이득($\beta$)은 충분히 크다)

다음 회로의 전압이득$({\mathrm{A}}_{\mathrm{V}}=\frac{{\mathrm{V}}_{\text{out}}}{{\mathrm{V}}_{\text{in}}})$은? (단, 연산증폭기는 전압이득(${\text{rmA}}_V,\text{op}$ ＝ 5)을 제외하고는 이상적이다)

다음 차동증폭기에서 전압이득$({\mathrm{A}}_{\mathrm{V}}=\frac{{\mathrm{V}}_{\text{out}}}{{\mathrm{V}}_{\text{in}}})$은? (단, MOSFET ${\text{rmM}}_1$과 ${\text{rmM}}_2$는 같으며 모두 포화영역에서 동작한다. 또한, ${\text{rmg}}_m$은 전달컨덕턴스, ${\text{rmr}}_o$는 소신호 출력저항이고, 바디 효과와 내부 기생 커패시턴스 성분은 무시한다)

다음 회로에 정현파 전압(${\text{rmV}}_{\text{in}}$)을 입력할 때, 출력전압(${\text{rmV}}_{\text{out}}$)의 파형으로 옳은 것은? (단, 연산증폭기는 이상적이며, 제너 다이오드의 제너전압 ${\text{rmV}}_Z$ ＝ 5 [V], 순방향 전압 ${\text{rmV}}_F$ ＝ 0.7 [V]이다)

다음 회로에 정현파 전압(${\text{rmV}}_{\text{in}}$)을 입력할 때, 정상상태에서 출력전압(${\text{rmV}}_{\text{out}}$)의 파형으로 옳은 것은? (단, 다이오드는 이상적이며, 순방향 전압은 무시한다)

다음은 3개의 인버터로 이루어진 링 발진기(ring oscillator)의 회로도를 나타내고 있다. 인버터 하나당 지연시간이 1 [ns]일 경우, 발진기의 발진주파수로 가장 가까운 값$\text{rmLEFT}[\text{MHz}\text{RIGHT}]$은?

다음 반전증폭기의 출력전압(${\text{rmV}}_{\text{out}}$)이 －10 [V]가 되기 위한 ${\text{rmR}}_3$ 저항값[kΩ]은? (단, 연산증폭기는 이상적이며, ${\mathrm{I}}_S$ ＝ 1 [mA], ${\mathrm{R}}_1$ ＝ ${\text{rmR}}_2$ ＝ 10 [kΩ]이다)

다음 회로에서 출력전압(${\text{rmV}}_{\text{out}}$)[V]과 바이폴라 트랜지스터(BJT)의 이미터 전류(${\mathrm{I}}_E$)[mA]를 바르게 연결한 것은? (단, ${\text{rmV}}_{\text{in}}$ ＝ 15 [V], ${\text{rmR}}_S$ ＝ 100 [Ω], ${\text{rmR}}_L$ ＝ 500 [Ω], BJT는 ON 상태이며 ${\text{rmV}}_{\text{BE}}$ ＝ 0.7 [V]이고, 제너 다이오드의 제너전압 ${\text{rmV}}_Z$ ＝ 9.3 [V]이다)

$\text{under}{V}_{\text{out}}$ $\text{under}{I}_E$

3개의 입력(A, B, C)을 갖는 논리회로의 출력값 $\mathrm{Y}=\text{AB}+\overline{\text{BC}}$이다. 2－입력 NAND 게이트만을 사용하여 같은 출력값(Y)을 가지도록 구성할 때, 필요한 최소 NAND 게이트의 수[개]는?

다음 콜피츠(Colpitts) 발진기의 블록도에서 발진을 시작하기 위한 조건인 최소전압이득과 발진주파수를 바르게 연결한 것은?

최소전압이득 발진주파수

다음 이상적인 연산증폭기를 이용한 회로에 정현파 전압(${\text{rmV}}_{\text{in}}$)을 입력할 때, 이에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기의 ${\mathrm{V}}_{\text{sat}}$ ＝ ± 14 [V]이고, 제너 다이오드의 제너전압 ${\text{rmV}}_Z$ ＝ 7.3 [V], 순방향 전압 ${\text{rmV}}_F$ ＝ 0.7 [V]이다)

다음 선형곱셈기와 연산증폭기로 이루어진 회로에서 출력전압 ${\mathrm{V}}_{\text{out}}=-\frac{V_x}{V_y}$이 되기 위한 ${\text{rmR}}_2$ 저항값은? (단, 연산증폭기는 이상적이며, 선형곱셈기의 출력전압 ${\text{rmV}}_c={\text{KV}}_y{V}_{\text{out}}$이다. 또한, K는 1보다 크다)

다음 대역제거필터의 C값으로 가장 가까운 값[mF]은? (단, $\text{rmR}$ ＝ 200 [Ω], 중심주파수는 200 [Hz], 대역폭은 200 [Hz]이다)

다음 증폭기의 트랜지스터 ${\text{rmQ}}_1$과 ${\text{rmQ}}_2$의 외형비(aspect ratio)가 ${\left(\frac{\mathrm{W}}{\mathrm{L}}\right)}_{Q_1}=4$, ${\left(\frac{\mathrm{W}}{\mathrm{L}}\right)}_{Q_2}=1$일 때, 전압이득$\text{rmleft}(A_V=\frac{V_{\text{out}}}{V_{\text{in}}}\text{right})$은? (단, ${\text{rmQ}}_1$과 ${\text{rmQ}}_2$의 ${\text{rmmu}}_n{C}_{\text{ox}}$은 같으며 포화영역에서 동작하고, 채널 길이 변조와 바디 효과는 무시한다. 또한, ${\text{rmI}}_1$은 ${\text{rmQ}}_1$의 직류 드레인 전류이다)

다음 전파 정류회로의 출력 리플 전압으로 가장 가까운 값[V]은? (단, 다이오드는 이상적이며, 순방향 전압은 무시한다. 또한, 변압기의 1차측, 2차측 권선비는 1 : 2이며, ${\mathrm{V}}_S$ ＝ $\text{rm100sin}(2\pi \times 60t)$ [V], C ＝ 100 [$\text{rmmuF}$], ${\text{rmR}}_L$ ＝ 10 [kΩ]이다)

밀러(Miller) 정리를 활용해서 아래 공통 소스(common－source) 증폭기의 입력 노드 X와 연관된 극점(pole)을 가장 올바르게 근사한 표현은? (단, 트랜지스터는 포화영역에서 동작하며, 채널 길이 변조와 바디 효과는 무시한다. 또한, 그림에 표시된 커패시터 외의 트랜지스터 내부 기생 커패시턴스는 모두 무시한다)

다음 위상변이 발진기에 대한 설명으로 옳지 않은 것은?

다음 회로의 전달함수 수식에서 ${\text{rmC}}_S$에 의한 하한 임계주파수 ${\text{rmf}}_{3\text{dB}}$는? (단, MOSFET은 포화영역에서 동작하며 소신호 등가회로는 우측의 회로와 같다. 또한, 트랜지스터의 내부 기생 커패시턴스는 무시하며, ${\text{rmg}}_m{R}_S>>1$이다)